杰富瑞：日本科技——AI 推动半导体后道工艺与先进封装演进

摘要

报告认为，AI 应用显著扩大了先进封装市场，随着单片器件通过制程微缩继续改善成本和功耗愈发困难，芯粒成为构建 AI 系统的关键路径。 AI 的主要瓶颈正从计算能力转向 GPU、HBM、机架之间的数据移动，因此系统将由“计算设备”转向“通信系统”，互连与功耗成为下一道门槛。 云端 AI 目前由 NVIDIA 的 CUDA 平台和 TSMC 的先进制程、先进封装能力主导，而 CPO 的核心价值是降低 SerDes、I/O 和重定时器等外部连接环节的功耗。 AI 半导体市场规模为 2025 年 2,360 亿美元，VLSI 预计 2028 年增至 3,710 亿美元，其中云端 AI 从约 1,600 亿美元增至 2,500 亿美元，边缘 AI 从约 800 亿美元增至 1,200 亿美元。 边缘 AI 并非云端 AI 的替代品，而是由云端在功耗、时延、通信成本、数据主权和实时体验方面的局限推动，其主要存储形态可能是 DDR 与 3D 堆叠，而非 HBM。 先进封装材料和工艺也面临重构：基板 RDL、玻璃芯基板和混合键合的发展可能削弱硅中介层及部分相关材料的价值，材料企业需要从单一材料销售转向工艺、评估与设计一体化提案。 报告最后指出，日本拥有世界领先的材料和零部件技术，但系统设计、量产封装及光电热协同优化能力偏弱，研发又过度偏向 Scale-out；下一代封装的关键将是混合键合、细间距基板及不依赖中介层的系统封装。

主要观点

• AI 系统由传统 CPU 中心架构转向 CPU、GPU 与 DRAM、SSD、HBM 高速交互的异构结构；单片器件微缩改善成本和功耗的难度上升，使芯粒成为实现此类系统的必要路径。

• AI 性能瓶颈已由单纯计算扩展到 GPU 之间、GPU 与 HBM 之间以及机架之间的数据移动，后道工艺由装配环节转为创造附加值的关键部分。

• 云端 AI 的主导格局由 NVIDIA 的 CUDA 软件生态和 TSMC 的先进制程、先进封装产能共同构成，下一阶段的主要障碍是互连与功耗。

• TSMC 的 COUPE 以 SoIC 键合连接 EIC 与 PIC；2025 年 ECTC 公布的结果包括键合密度至少提升至 16 倍、杂散电容降低 85%，同等功耗下速度提高 170% 以上，或将功耗降低 40%。

• CPO 的真正意义不只是以光替代铜，而是通过改变 I/O 的位置与角色，降低 SerDes、I/O 和重定时器等高耗电连接部件的功耗。

• 日本企业拥有全球领先的材料和零部件核心技术，但基于 CPO 的封装设计、量产安装，以及光、电、热同步优化能力较弱；全球产业则已接近量产阶段。

• 芯粒商业化仍受兼容性、EDA 与 PPA 分析、缺陷责任和良率风险、开放模式缺位，以及测试、供应和成本造成的“量产墙”制约，单纯技术优势已不足以取胜。

• AI 半导体市场在 2025 年为 2,360 亿美元，其中云端 AI 约 1,600 亿美元、边缘 AI 约 800 亿美元；VLSI 预计 2028 年市场达到 3,710 亿美元，云端和边缘分别达到 2,500 亿美元和 1,200 亿美元。

• 边缘 AI 与云端 AI 是分工关系：云端负责学习和集中处理，边缘负责推理与即时决策；功耗、时延、通信成本、信息安全、数据主权和个性化需求共同推动边缘部署。

• HBM 适合加速 AI，但因功耗、封装成本和规模因素并不适合边缘端，报告认为 DDR 与 3D 堆叠可能成为边缘 AI 的主要形态。

• Qualcomm 提出的 HBC Gen’采用 2D 有机基板上的多层结构，不使用 TSMC CoWoSS，在不依赖相应带宽 HBM 器件的情况下实现每卡 133TB/s 有效内存带宽，为 AI200 LPDDR5 的 18 倍。

• 日本后道研发过度偏向以大基板和 CPO 为代表的 Scale-out，而边缘 AI 更需要 Scale-up；报告因此判断 Panel/PLP 热潮过度，无法充分应对边缘 AI 趋势。

论述逻辑

• AI 计算量和异构数据交互增长 → GPU、HBM 与机架间的数据移动成为瓶颈 → 单片微缩难以继续兼顾成本和功耗 → 芯粒、先进封装及后道工艺承担系统级优化 → CPO 通过降低外部连接功耗突破铜互连限制 → 云端 AI 的功耗、时延和数据控制约束又推动边缘 AI → 存储、基板、中介层、材料和键合技术随之重构 → 竞争焦点最终由单项技术性能转向架构、封装、设计、量产及生态协同。

关键展望

• VLSI 预计 AI 半导体市场将在 2028 年达到 3,710 亿美元，其中云端 AI 为 2,500 亿美元，边缘 AI 为 1,200 亿美元。

• 若有机 RDL 中介层被集成进玻璃芯基板，载体玻璃、临时粘合剂、TMV、巨型柱厚膜光刻胶及电镀溶液的使用频率和市场规模可能下降，报告给出的预期时间线是自 2030 年起。

• 硅中介层面临结构冗余、可扩展性和成本风险；如果基板侧能够达到无源互连层的连接密度，中介层作为必要部件的假设可能被削弱。

• 材料企业需要由销售单一材料转向提供“工艺＋评估＋设计”，并在海外、尤其美国建设后道工艺共创基地。

• 中国在 EUV 设备受限和制程迁移成本上升的背景下，正以华为 Tau Scaling Law 和 CMOS2.0 思路探索设备、电路、芯片与系统的整体优化。

• 下一代封装的关键技术是混合键合和细间距基板，包括玻璃芯、桥接 EMIB-T 及基板上的先进 RDL；不依赖中介层的“后 CoWoS”系统封装将变得重要。

推荐标的

• 报告未明确给出推荐标的、公司评级、当前价格或目标价；文中提及 NVIDIA、TSMC、Broadcom、Marvell、Ayar Labs、Qualcomm、Intel、Samsung、Resonac 和 Huawei，均用于说明产业技术、生态或商业化进展，不构成个股推荐。

关键图表

报告未提供可裁切的关键图表。