IEEE EPS：Panel Level Packaging（PLP）技术路径与先进封装架构演进全景
摘要公开阅读；PDF 仅限有效会员阅读与下载，所有会员权限相同。 邮件登录
介绍
Panel Level Packaging（PLP）技术路径与先进封装架构演进全景
🔷AI/HPC驱动先进封装持续演进，封装尺度从Wafer向Panel级跃迁
🔷PLP技术重构封装架构边界，推动高密度异构集成进入新阶段
最近在看这份关于先进封装的报告时，我有一个越来越清晰的感觉：
AI算力的竞争，正在从“芯片性能竞赛”，悄悄转向“封装与系统架构的底层重构”。
尤其是当AI芯片从单颗GPU走向Chiplet、从2.5D Interposer走向更大规模异构集成之后，传统晶圆级封装的天花板正在被迅速触碰。而真正决定未来算力密度与系统效率的关键，不再只是制程节点，而是封装这一“被长期低估的战场”。
这份报告所揭示的变化非常直接：封装正在从Wafer Level走向Panel Level（PLP），从2D/2.5D走向更高密度的系统级集成，同时玻璃基板、IC载板融合、嵌入式器件等新路径正在同时加速演进。它背后的逻辑其实只有一个——用更大的封装尺度，承载更高的AI算力密度与更低的系统成本。
在这一轮变化里，封装不再只是芯片的“外壳”，而是正在变成决定AI系统上限的关键基础设施。
关键图表
图1. 10列x32先进封装凸点图
